A-level 计算机/CIE/理论基础/处理器基础
- 冯·诺依曼认识到数据和程序是不可区分的，因此可以使用相同的内存
- 冯·诺依曼架构使用单个处理器
- 它遵循对指令集（即程序）的取指-译码-执行操作的线性顺序
- 为了做到这一点，处理器必须使用寄存器
- 它是一种极快的片上内存，通常大小为 32 位或 64 位，用于临时存储
- 寄存器位于立即访问存储器之外，因此可以更快地访问它们存储的数据
- 程序计数器 (PC)：跟踪要查找下一条指令的位置，以便将指令的副本放置在当前指令寄存器中
- 内存数据寄存器 (MDR)：充当缓冲区，并保存从内存中复制的任何内容，以便处理器使用
- 内存地址寄存器 (MAR)：用于保存包含下一段数据或要使用的指令的内存地址
- 索引寄存器 (IR)：微处理器寄存器，用于在程序运行期间修改操作数地址
- 如果地址间接；从指令中获取的常量加到 IR 的内容中，以形成操作数/数据的地址
- 当前指令寄存器 (CIR)：保存要执行的指令。
- 状态寄存器 (SR)：保存比较结果以供以后操作决定，保存执行的算术运算的中间结果以及算术运算中发生的任何错误
- 通用寄存器：CPU 中的一个或多个寄存器，用于临时存储数据
- 累加器：ALU 内部的单个通用寄存器
- 它是一个单个通用寄存器，其中包含算术和逻辑运算处理时保存的所有值
- 算术逻辑单元 (ALU)：处理器的一部分，执行算术计算和逻辑决策
- 控制单元：处理器的一部分，从内存中获取指令，对其进行解码并同步操作，然后向计算机的其他部分发送信号
- 系统时钟：连接到处理器的计时设备，同步取指-执行周期的运行时间
- 总线：一组并行线，连接各种组件并提供它们之间的通信
- 数据总线：双向，用于在系统组件之间传输数据和指令
- 内存数据寄存器 (MDR) 位于数据总线的一端
- 地址总线：单向，从处理器到内存地址寄存器 (MAR) 传输即将使用的主内存位置或输入/输出设备的地址
- 控制总线：双向，用于从控制单元发送控制信号，以确保系统组件对数据和地址总线的访问和使用不会导致冲突
1) 取指
CPU 执行的第一步是从主内存中获取一些数据和指令，这些数据和指令存储在称为寄存器的临时内存区域中
CPU 利用称为地址总线的关键硬件路径。CPU 将要获取的下一项的地址放在地址总线上
来自该地址的数据通过数据总线从主内存移动到 CPU
2) 译码
CPU 需要理解指令
CPU 被设计为理解一组特定的命令，称为“指令集”。
CPU 对指令进行译码
3) 执行
数据处理进行
指令被执行
CPU 为自己设置好，以便再次开始另一个循环