单元 1.4.3 布尔代数

逻辑门

每列上方的字母对应于输入和输出；通常，字母表的最初两个连续字母是输入，然后是其右边的字母是输出，例如，在与门中，A & B 是输入，而 Q 是输出。

与门

与门。

真值表

A	B	Q
0	0	0
0	1	0
1	0	0
1	1	1

或门

或门。

真值表

C	D	R
0	0	0
0	1	1
1	0	1
1	1	1

非门。

非门

真值表

E	S
0	1
1	0

与非门

与非门。

真值表

F	G	T
0	0	1
0	1	1
1	0	1
1	1	0

或非门

真值表

或非门。

H	I	U
0	0	1
0	1	0
1	0	0
1	1	0

异或门。

异或门

真值表

J	K	V
0	0	0
0	1	1
1	0	1
1	1	0

布尔代数

符号

OCR 将在考试中使用数学家风格的语法，但转换为工程师语法很简单，并且使简化代数变得更容易。

语句	语法（数学家）	语法（工程师）	语法（工程师）
A 且 B	$A\land B$	$A.B$	$A\bot B$
A 或 B	$A\lor B$	$A+B$	$A\vdash B$
非 A	$\neg A$	${\overline {A}}$	${\overline {A}}$
A 异或 B	$A\veebar B$	$A\oplus B$	$A\oplus B$

布尔代数定律

交换律

$A+B=B+A$

$A.B=B.A$

结合律

$(A+B)+C=A+(B+C)$

$C(A.B)=A(B.C)$

分配律

$A.(B+C)=A.B+A.C$

$A+(B.C)=(A+B).(A+C)$

恒等律

$A+A=A$

$A.A=A$

否定律

${\overline {A}}={\overline {A}}$

$A={\overline {\overline {A}}}$

吸收律

$A+(A.B)=A$

$A.(A+B)=A$

冗余律

$A+A.B=A$

$A.(A+B)=A$

德摩根定律

${\overline {A.B}}={\overline {A}}+{\overline {B}}$

${\overline {A+B}}={\overline {A}}.{\overline {B}}$

其他定律

$A+0=A$

$A.0=0$

$A+1=1$

$A.1=A$

${\overline {A}}+1=1$

${\overline {A}}+A=1$

${\overline {A}}.A=0$

$A+{\overline {A}}.B=A+B$

$A({\overline {A}}+B)=A.B$

卡诺图

这些图使用模式识别来简化布尔表达式。所有可能的输出都映射到可能的输入表中。

例如：

一个具有 4 个变量 A、B、C 和 D 的卡诺图。

要解决此图，首先必须创建彩色方块。任何值为 1 的二进制值都将分组在一起，形成 1、2、4、8 等组。然后查看每个彩色块并确定哪些组件没有改变。

在金色块（左侧方块）中，C 和 A 的值没有从 0 改变，因此此块是

${\overline {C}}.{\overline {A}}$

在棕色块（左侧矩形）中，A 和 B 的值没有改变，因此此块是

${\overline {A}}.{\overline {B}}$

在红色块（右侧方块）中，A 和 C 的值没有改变，因此此块是

$A.{\overline {C}}$

在绿色块（右侧矩形）中，A 和 B 的值没有改变，因此此块是

$A.{\overline {B}}$

在灰蓝色块（中间中心）中，B、C 和 D 的值没有改变，因此此块是

$B.C.D$

最后，在底部的紫色/蓝色块中，B、C 和 D 的值没有改变，因此此块是

$B.C.{\overline {D}}$

然后可以将所有这些值组合在一起

$({\overline {C}}.{\overline {A}})+({\overline {A}}.{\overline {B}})+(A.{\overline {C}})+(A.{\overline {B}})+(B.C.D)+(B.C.{\overline {D}})$

卡诺图有一些特定的规则。

• 这些组不能包含0。
• 这些组不能是斜线。
• 这些组必须尽可能大。
• 这些组必须包含一个块中的1,2,4或8。
• 这些组可以重叠。
• 这些组可以在地图的任一端环绕。
• 目标是最少数量的组。

加法器和触发器电路

半加器

真值表

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

其中S是A异或B，C是A与B。

全加器

真值表

A	B	Cin	S	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

这是一个由两个半加器和一个或门组成的组合。

触发器

这些电路能够存储信息。

真值表

A	B	P	Q
0	0	1	1
0	1	1	0
1	0	0	1
1	1	0	1
1	1	1	0

如上面最后两个值的显示，电路可以根据先前存储的值存在于任一状态。

D型触发器

D型触发器

D型触发器的逻辑电路。

D型触发器是一种能够存储一位信息的逻辑电路，在两种状态之间切换。D型触发器中的D代表延迟。

当时钟处于正（领先）边沿时，触发变化，控制输入的状态将在时钟周期内存储。以下是一个示例。

D型触发器有两个输入，控制 ($D$) 和时钟信号，以及两个输出，存储数据 ($Q$) 和反相 (${\overline {Q}}$).

您可能会被要求根据控制输入和时钟，完成上面类似图表的输出信号。