数字电子/计数器
计数器是一种根据时钟或其他脉冲输入产生特定模式的二进制值的设备。有三种简单的计数器类型:异步计数器、同步计数器和环形计数器。[[
如果将移位寄存器的输出反馈到输入,就会形成环形计数器。只要应用时钟脉冲,移位寄存器中包含的数据模式就会循环。例如,在下图中,数据模式每四个时钟脉冲就会重复一次。但是,我们必须加载一个数据模式。全 0 或全 1 不会计数。在这种情况下,连续逻辑电平是否有用?
我们为以下配置为环形计数器的并行输入/串行输出移位寄存器提供数据加载功能。可以加载任何随机模式。最常用的模式是单个 1。
在移位之前将二进制 1000 加载到上面的环形计数器中,可以产生可视化的模式。在我们的 4 级示例中,单个级的数码模式每四个时钟脉冲重复一次。所有四个级的波形看起来都一样,除了一个级到下一个级之间的单个时钟时间延迟。见下图。
上面的电路是一个除以 4 计数器。将时钟输入与任何一个输出进行比较,可以看出频率比为 4:1。我们需要多少级才能得到一个除以 10 的环形计数器?十级会在十个时钟脉冲后循环 1。
上面显示了一种将环形计数器初始化为 1000 的另一种方法。移位波形与上面的相同,每四个时钟脉冲重复一次。初始化要求是环形计数器相对于传统计数器的缺点。至少,它必须在通电时初始化,因为我们无法预测触发器将处于哪种状态。理论上,初始化应该永远不需要再次进行。在实际应用中,触发器最终可能会被噪声破坏,从而破坏数据模式。像传统的同步二进制计数器那样的“自校正”计数器会更加可靠。
上面的二进制同步计数器只需要两级,但需要译码门。环形计数器有更多的级,但它是自译码的,节省了上面的译码门。环形计数器的另一个缺点是它不是“自启动的”。如果我们需要译码输出,环形计数器看起来很有吸引力,特别是如果大部分逻辑都在单个移位寄存器封装中。如果不是,传统的二进制计数器在没有译码器的情况下更简单。
从同步二进制计数器译码的波形与之前的环形计数器波形相同。计数器序列为 (QA QB) = (00 01 10 11)。
异步计数器是最简单的计数器类型。它们不过是一些连接成链的触发器,用来将彼此的输出频率除以二。结果是一个二进制计数。它们被称为异步计数器,因为新的计数会通过它们传播。异步计数器的主要缺点是,由于新的计数会通过触发器传播,所以所有计数位的到达时间不同。
同步计数器是由触发器和逻辑门组成的简单状态机。它们有两部分,一个由触发器组成的寄存器和一个由逻辑门组成的译码器。寄存器是一组简单的触发器,它们都在同一时间被时钟控制。这样,它们就可以保存计数器的输出值,直到下一个时钟周期。译码器对当前计数进行译码,并为触发器生成下一个计数的正确值。例如,在一个简单的向上计数器中,译码器将始终输出当前计数加一。同步计数器的主要优点是,所有输出位的变化时间都相同。