数字电子学/寄存器

寄存器

定义寄存器的方法; 寄存器是比锁存器更复杂的数据存储设备。寄存器是一组适合用于保存二进制信息的二进制单元。一组级联的触发器用于存储相关的位信息，称为寄存器。

寄存器类型

SR 寄存器

在某些情况下，可能希望规定锁存器何时可以锁存和何时不能锁存。门控 SR 锁存器 是 SR 锁存器的一个简单扩展，它提供了一个使能 线，该线必须被拉高才能锁存数据。即使现在需要一个控制线，SR 锁存器也不是同步的，因为即使在使能脉冲的中间，输入也会改变输出。

当使能 输入为低时，AND 门的输出也必须为低，因此Q 和 Q 输出保持锁存到先前的数据。只有当使能输入为高时，锁存器的状态才会改变，如真值表所示。当使能线被断言时，门控 SR 锁存器的操作与 SR 锁存器相同。

使能 线有时是一个时钟信号，但通常是一个读或写 选通.

使能	S	R		Q	Q
0	0	0		锁存
0	0	1		锁存
0	1	0		锁存
0	1	1		锁存
1	0	0		锁存
1	0	1		0	1
1	1	0		1	0
1	1	1		亚稳态

D 寄存器

D 锁存器（D 代表“数据”）或透明锁存器 是门控 SR 锁存器的简单扩展，它消除了无效输入状态的可能性。

由于门控 SR 锁存器允许我们在不使用S 或R 输入的情况下锁存输出，我们可以通过用互补驱动器驱动设置 和复位 输入来删除一个输入：我们删除一个输入并自动使其成为另一个输入的逆。

D 锁存器在使能 线为高时输出“D”输入，否则输出为使能 输入上次为高时的D 输入。这就是为什么它也被称为透明锁存器——当使能 被断言时，锁存器被称为“透明”——它的信号直接通过它传播，就好像它不存在一样。

使能	D		Q	Q
0	0		锁存
0	1		锁存
1	0		0	1
1	1		1	0

D 锁存器通常用在集成电路的 I/O 端口，并且可以作为分立器件获得，通常是多路封装的。例如 74HC75，它是 7400 系列 IC 的一部分，包含四个独立的 D 锁存器。

T 触发器

T 触发器 是一种设备，如果T 输入被断言，则每次触发时都会交换或“切换”状态，否则它会保持当前输出。这种行为由特征方程描述

$Q_{next}=T\oplus Q=T{\overline {Q}}+{\overline {T}}Q$

并且可以用以下表格中的任何一个来描述

特征表 T Q Qnext 注释 0 0 0 保持状态 0 1 1 1 0 1 切换 1 1 0

激发表 Q Qnext T 0 0 0 0 1 1 1 0 1 1 1 0

当T 保持为高电平时，触发器将时钟频率除以 2；也就是说，如果时钟频率为 4 MHz，则从触发器获得的输出频率将为 2 MHz。这种“除以”特性在各种类型的数字 计数器 中都有应用。T 触发器也可以使用 JK 触发器（J & K 引脚连接在一起并充当 T）或 D 触发器（T 输入和Q_prev 通过一个异或门连接到D 输入）构建。

JK 触发器

JK 触发器是对 SR 触发器的一个简单改进，其中状态 J=K=1 并不被禁止。它的工作原理与 SR FF 相同，其中 J 用作设置输入，K 用作复位。唯一的区别是，对于以前“禁止的”组合 J=K=1，此触发器现在执行一个动作：它反转其状态。由于 JK 触发器在所有条件下的行为都是完全可预测的，因此它是大多数逻辑电路设计中首选的触发器类型。但仍然存在一个问题，即在实际测试电路时，两个输出都相同。这是由于在每次传播延迟完成时内部都会发生切换。主要的解决办法是使用主从式 JK 触发器，此 FF 通过合并的脉冲时钟功能来覆盖自循环（内部）重复切换。

特征表

J	K		Qnext	注释
0	0		Qprev	保持状态
0	1		0	复位
1	0		1	设置
1	1		Qprev	切换

激发表

Q	Qnext		J	K	注释
0	0		0	X	保持状态
0	1		1	X	设置
1	0		X	1	复位
1	1		X	0	保持状态

参考资料

• 寄存器