微处理器设计/内存级并行
< 微处理器设计
模板:微处理器并行 微处理器性能在很大程度上取决于各个单元并行工作的组织程度。考虑了不同的微处理器并行化方法。对于指令的并行处理，使用流水线方法；对于数据的并行处理，应用 SIMD（单指令 - 多数据）架构。实现的线程级并行方法是创建多核微处理器的基础。多核微处理器是一个或多个功能强大的处理器，周围环绕着大量的辅助引擎，这些引擎专为在多线程模式下更有效地处理复杂的媒体应用程序而设计。支持片上多处理架构代表了微处理器的未来，因为这种架构可以通过并行执行许多操作，以更可接受的频率实现巨大的生产力水平。
内存级并行 (MLP) 是指一次执行多个内存操作的能力。在许多架构中，这表现为一次执行读写操作的能力，尽管它也常见于一次执行多个读操作的能力。很少一次执行多个写操作，因为存在潜在冲突的风险（尝试将两个不同的值写入同一位置）。
请注意，这与矢量化内存操作不同，例如一次在单个 32 位读取中读取 4 个独立但连续的 8 位值。