Reaktor/Modules/Logic AND

如果 A 和 B 中的输入信号 <=0（小于或等于 0），则信号为假，如果大于 0，则为真。仅当 A 和 B 同时为真时，此模块的输出才为真。Not 会对输出进行反转。