触发器 是一种与锁存器 非常相似的器件，因为它是一种双稳态多谐振荡器，具有两个状态和一个反馈路径，允许它存储一位信息。锁存器和触发器之间的区别在于锁存器是异步的，输出可以在输入发生变化时（或至少在很小的传播延迟之后）立即改变。另一方面，触发器是边沿触发的 ，只有在控制信号从高电平变为低电平或从低电平变为高电平时才会改变状态。这种区别是比较新的，不是正式的，许多权威人士仍然将触发器称为锁存器，反之亦然，但为了清晰起见，这是有用的区别。
有几种不同的触发器类型，每种都有其自身的用途和特性。四种主要的触发器类型是：SR、JK、D 和 T。
SR 触发器的动画交互式模型（建议值：R1, R2 = 1 kΩ R3, R4 = 10 kΩ）。 SR（置位/复位）触发器可能是最简单的触发器，它与SR 锁存器 非常相似，只是它只在时钟边沿发生转换。虽然理论上与任何触发器一样有效，但同步边沿触发的 SR 触发器非常不常见，因为它们在S 和R 都被断言时会保留非法状态。
特性表
S
R
Qnext
注释
0
0
0
保持状态
0
1
0
复位
1
0
1
置位
1
1
亚稳态
激励表
Q
Qnext
S
R
0
0
0
X
0
1
1
0
1
0
0
1
1
1
X
0
D 触发器的符号。 D（数据）触发器是透明锁存器的边沿触发变体。在时钟的上升沿（通常情况下，尽管负边沿触发同样可能），输出被赋予D 输入在那一刻 的值。输出只能在时钟边沿改变，如果输入在其他时间改变，输出将不受影响。
时钟
D
Qnext
注释
0
0
将D 表达为Q
1
1
将D 表达为Q
否则
X
Q prev 保持状态
D 触发器是迄今为止最常见的触发器类型，一些器件（例如某些 FPGA）完全由 D 触发器组成。它们也常用于移位寄存器和输入同步。
JK 触发器的符号 JK 触发器是对 SR 触发器的简单改进，其中状态 J=K=1 不被禁止。它的工作原理与 SR 触发器相同，其中 J 用作置位输入，K 用作复位输入。唯一的区别是，对于以前被禁止的组合 J=K=1，现在执行一个操作：它反转其状态。由于 JK 触发器在所有条件下都完全可预测，[需要引用 它是大多数逻辑电路设计中首选的触发器类型。 [需要引用 但仍然存在一个问题；即，当实际测试电路时，两个输出都相同。这是因为在每次传播延迟完成时都会发生内部翻转。主要补救措施是采用主从式 JK 触发器；这种触发器通过内置的脉冲时钟功能，覆盖了内部重复翻转。
特性表
J
K
Qnext
注释
0
0
Qprev
保持状态
0
1
0
复位
1
0
1
置位
1
1
Q prev 翻转
激励表
Q
Qnext
J
K
注释
0
0
0
X
保持状态
0
1
1
X
置位
1
0
X
1
复位
1
1
X
0
保持状态
T 型触发器的电路符号：T 是翻转输入，Q 是存储的数据输出。 T 触发器 是一种器件，如果T 输入被断言，它会在每次被触发时交换或“翻转”状态，否则它将保持当前输出。这种行为由特征方程描述
Q n e x t = T ⊕ Q = T Q ¯ + T ¯ Q {\displaystyle Q_{next}=T\oplus Q=T{\overline {Q}}+{\overline {T}}Q} 并且可以用以下任一表描述
特性表
T
Q
Qnext
注释
0
0
0
保持状态
0
1
1
1
0
1
翻转
1
1
0
激励表
Q
Qnext
T
0
0
0
0
1
1
1
0
1
1
1
0
当T 保持高电平时，T 触发器将时钟频率除以二；也就是说，如果时钟频率为 4 MHz，则从触发器获得的输出频率将为 2 MHz。这种“除以”特性在各种数字计数器 中都有应用。T 触发器也可以使用 JK 触发器（J 和 K 引脚连接在一起，充当 T）或 D 触发器（T 输入和Q prev 通过一个异或门连接到D 输入）构建。dt
_Symbol.svg)
_Symbol.svg)
