跳转到内容

FPGA 设计中的 VHDL / 状态机设计示例异步计数器

来自 Wikibooks，开放书籍，开放世界

< FPGA 设计中的 VHDL

此页面可能需要审查质量。

FPGA 设计中的 VHDL

异步计数器

[编辑 | 编辑源代码]

状态图

[编辑 | 编辑源代码]

仿真波形

[编辑 | 编辑源代码]

取自 "https://wikibooks.cn/wiki/VHDL_for_FPGA_Design/State-Machine_Design_Example_Asynchronous_Counter"

书籍：FPGA 设计中的 VHDL

华夏公益教科书