时钟和数据恢复/简介/抖动远非正弦...

实际上，研究 CDR 系统频率响应（即以 j$\omega$ 为自变量的函数）实际上给出了在正弦抖动存在时 CDR 行为的表示。

正弦抖动最适合建模、测量和保留一定裕量，但实际抖动本质上是噪声

由于帧或周期性数据模式，比特流中可能存在一些周期性，这可能会通过符号间干扰在抖动中引起周期性成分，但实际抖动本质上是噪声。

• • 通常，系统描述（如抖动、误差、抖动传递、噪声传递和抖动容限）在频域中使用最多、最有效，并且所有电子工程师都熟悉这些描述。
  • 特别是，正弦抖动代表了相对于抖动容限而言的最坏情况抖动。
    正弦抖动可以看作是抖动功率总量集中在单个频率上。!

因此，在大多数情况下，正弦抖动考虑非常有用（并且通常甚至相对于电路应用的实际情况提供一定的裕量！）。

因此，可以使用 CDR 系统频率响应，这是本书中使用最重要的工具，可以将其视为描述 CDR 行为的一种相当好且安全的工具。

抖动在 CDR 的不同点具有不同的频谱

理想情况下，时钟是纯音（频谱中的一条线），但实际上总是稍微抖动的正弦波（一条线塌陷成非常类似于高斯分布的钟形 - 尽管仍然非常高且薄 -）。

在串行数据通信中，传输信号频谱通常不会在时钟频率处出现任何线。

在所有实际的 线路码 类型中，数据位是在不浪费传输功率的情况下传输的，而不会浪费传输功率用于对它们进行时钟的波形。

NRZ 是最常见的选择，并且在超高速信号传输中也是如此。

在时钟频率处，接收信号频谱显示最小值（理论上的零）。

CDR 的主要任务是恢复时钟，以便数据恢复能够跟进。

因此，CDR 研究主要涉及抖动处理。

在 CDR 的不同节点处，抖动以非常不同的形式出现。

线性模型描述了 PLL 各个节点处的相位（=抖动）信号，但它们始终在基带中描述。

在实际信号为调制的高频信号的电路节点处，模型只描述调制信号。

线性处理（使用数学线性模型）不会生成也不完全消除所描述信号的任何频率分量，即使信号的不同频率分量可能被不同地放大或衰减，调制和解调本质上是非线性过程，它们将频谱转换到不同的频带。

抖动频谱是通过一些本质上是非线性处理提取的（作为接收信号固有时钟的相位与 CDR 本地时钟的相位之间的相位差），并同时移至基带（相位比较）。

相位比较器的两个输入信号应被视为 FM 信号，其抖动作为调制信号，而比较器输出处的信号应被视为基带抖动差值信号（相位比较器充当同步相位解调器）。

然后对基带中的抖动信号进行滤波。

最后，使用 FM 调制器（VCO），将滤波后的抖动尽可能地向上转换到线路频率附近。

在 CDR 内部，抖动频谱被解调、滤波并再次调制。
使用经典线性模型时，这些解调和调制不会被建模，
但在某些情况下，这种简化可能无法接受。

基带低通滤波（从上图中的第三个到第四个频率图）可以通过其等效 Q 因子 简洁地表征。

通常必须包含线性漂移以正确建模和仿真

CDR 始终处理两个时钟：嵌入接收数据流中的时钟和本地时钟。

• 有时（例如，在 相位对准器 中），本地时钟与嵌入接收数据流中的时钟保持同步，因为它们属于同一个 时钟域。

• 在其他情况下（例如，在 再生器和端点 CDR 中），本地时钟将以其自身的频率运行（与嵌入接收数据流中的远程主机的传入频率不相关），除非 PLL 迫使其偏离其 自由运行 频率并锁定到传入信号。

在这些情况下，电路的表示将考虑输入信号描述或电路描述中的这种频率差异。

更准确地说，要么

输入抖动将包含一个分量（= 相位斜坡）

$\phi (t)=(f_{p}-f_{fr})t$           [ 弧度 ]

其中 f_p 是接收脉冲的频率（即嵌入接收脉冲流中的时钟的频率），f_fr 是本地振荡器的自由运行频率，

或 VCO 中心频率模型中的 f_fr 将相应地从 f_p 偏移。

抖动是离散时间变量，抖动样本经常会丢失！

在 NRZ 信号中，当一个比特 1 后面跟着一个比特 0，或者反过来时，就会发生一次跃迁。

在数字传输中，输入信号通过从一个电平跃迁到另一个电平来携带其相位信息。

NRZ 比特流（最常用于数据传输）的跃迁密度是可变的。

(编码 或 调制 可用于缓解这个问题，但信号跃迁密度可变的问题依然存在，尽管有所改善)。

f_p 是线性模型的上限

大部分 CDR（主要是 基于二阶架构的 CDR）只对显著低于线路脉冲频率 f_p 的频率的输入相位变化做出反应。

在不探究远高于（或时间间隔远低于）闭环操作重要范围的频率范围的情况下，可以研究 CDR 的某些方面。

当 PLL 带宽远小于 fp 时，线性模型非常有用

CDR 的线性模型可以被视为离散时间系统的模型，这些模型以接收脉冲频率 f_p 采样。

系统的行为的 jω 表示在 jω_p （jf_p = jω_p/2π）内是有意义的，并在更高的频率上周期性地重复，不会提供额外的信息。

需要模拟来研究更快的系统和瞬态

t数值模拟的时间步长可以选择比线路脉冲周期更小，以研究信号跃迁之间的短时间间隔内发生了什么。

有时，可以使用归一化频率和时间尺度（在线性模型或数值模拟中）来进一步简化低于 f_p 的频率的研究

归一化频率和时间尺度的简化对于研究仍然足够。

例如，归一化是在 x 轴上使用 ω/ω_n 或 ω/ω_n2 的值。

这种方法将重点放在基本概念上：这些概念因此变得更容易理解、记忆和使用。

反归一化将自然角频率 ω_n 的实际值替换为 1 rad/sec 的值。

时间函数中出现的时间 τ 将以相同的方式重新调整，将 1 sec 重新缩放到其实际值 1/(ω_n) sec。

接收信号脉冲的角频率 ω_p 并不总是出现在模型/模拟中。

事实上，接收脉冲的频率 f_p （f_p = ω_p/(2π)) 是相位比较器和 VCO 的一个基本电路特性。

滤波器是唯一不需要处理 f_p 附近的频率的模块，而且通常只处理比 f_p 低至少一个或两个数量级的频率。

在闭环情况下，输入信号相位和输出信号相位在 ω 域的关系研究可以限制在滤波器影响环路的频率范围内！

PLL 操作的一些描述中经常会忽略 f_p 的实际值。在很多情况下，它不会出现在线性建模方程中。

总而言之，线路脉冲频率 f_p 并不总是出现在本书中，尽管你可能会期待它出现！例如，参见上面的最后一幅图。

抖动样本的频率 fp 是抖动的

样本的时间瞬间从一开始就是抖动的。

样本瞬间之间的时间间隔并不完全恒定 - 否则就不会有抖动！

这本身通常不是一个大问题，而且经常可以忽略。

真正使事情复杂化的是以下关于丢失跃迁的观点

抖动信息只在接收信号中存在电平跃迁时才会出现

这是 CDR 的一个大问题（这个问题不会影响频率合成器）。

当接收信号从某个瞬间起不再呈现任何跃迁时会发生什么？

相位比较器（第一个比较输入和反馈信号的模块）无法再进行有意义的比较，PLL 进入“开环”状态。

环路相位误差可能会漂移并增加一段时间，但如果相位信息（信号电平跃迁）很快重新出现，就会找到一个良好的锁定状态。

同时，接收脉冲（都是同一电平！）的恢复（=再生）过程正确地进行。

在所有从属 CDR 中，采样瞬间偏离了与 PLL 锁定状态相对应的最佳位置。

而反馈环路处于开路状态，无法再将局部振荡相位锁定到输入相位。

如果这种情况持续足够长的时间，从 CDR 输出的数据流中可能会出现错误，甚至最终会导致滑移（滑移 = 相对于发射时钟丢失或增加一个时钟周期）。

要么报警电路介入宣布 LOS（并将再生比特流替换为类似 AIS（报警指示信号）的指示模式），要么 CDR 漂移到其自由运行频率，其输出不可靠！

（在这种情况下不可避免地发生的滑移本身可能会产生一个问题。如果网络下游的一部分从属这个 CDR，则只要（例如上游的某个地方）重新进入原始时钟域，就会产生错误）。

只要缺少跃迁持续存在，这种情况就会恶化，直到滑移频率对应于以下差异

f_p 接收脉冲频率 – f_fr 自由运行采样频率。

在某些极端情况下，如果上述差异很小，从属网络部分中的一些传输仍然可能，但会以错误比特和滑移（= 经常重新传输检测到错误的块）为代价。

接收开始

当 LOS（信号丢失）模块检测到具有足够功率的信号时，更确切地说是在 LOS 被断言的时刻，CDR 采集阶段开始。采集时间不能用于传输有用的信息比特，因为它可能会受到大量错误比特的影响。

1. 1. 突发模式。如果传输系统旨在使用无信号功率的间隔与正常传输的间隔交替运行（突发模式系统），则采集过程会非常频繁。为了不占用总突发持续时间的很大一部分，采集必须快速，并且持续时间不超过 20 到 50 个线路脉冲周期。 在突发模式应用中，CDR 基于 一阶控制回路。 这种类型的实现最适合快速采集，但在存在微中断或长时间的无电平跃迁脉冲序列时并不出色。
   2. 连续模式。如果接收开始是系统中的一个例外事件（连续模式系统），则它可以相应地持续更长时间，而不会显著降低系统效率。 CDR 通常基于 二阶控制回路，在采集阶段速度较慢，但对长时间的无电平跃迁脉冲序列和微中断更具弹性。采集重复性较差，电路设计和测试更困难。

微中断和保持

保持模式。^[4] 当 LOS 信号断言时，电路强制 PLL 打开，
并允许 VCO 继续自由运行，直到信号重新出现，而不会出现相位不连续。
在 LOS 信号断言消失后，VCO 可能仅漂移了很小，
数据再生可以重新开始采样，并且采样时间误差仍然可以接受。

不完整和不规则的传入电平转换流

所有可能的转换中，很大一部分没有实现，因为两个脉冲（在每个可能转换时刻之前和之后）的电平相同。

如果每次都有转换，则位模式是可以预测的：当它是可预测的时候，它就不能携带信息！

电平转换发生在传输信号中的频率低于可能的频率，并且不可预测。

这些特征是由于要传输的位的随机性造成的。

它们只能用统计方法来描述。最常用的统计量是

对于长期描述，描述平均值或积分属性的参数

- 转换密度 D_T（信号相邻脉冲之间信号电平变化的平均概率），它对应于行程长度的概念，但从长期的平均值角度来看。

参考给定长度的串行信号，假设平均值很重要 

D_T = 实际转换次数 / 最大转换次数 [0% 到 100%]。

- 运行差异 (运行差异：所有接收到的位相反极性的积分总和)，它测量接收信号的直流成分，在突发模式接收器中尤其重要。

对于短期描述，两个参数描述了不规则性的峰值

- 最大 行程长度 (信号不改变电平的连续位（行程）的次数），它与 NRZ 编码中的 CID（连续相同数字）一致） ;

- 电路块的 延迟（其影响与接收信号的行程长度累加，从而限制了 PLL 的响应）。

在所有实际情况下，原始比特流在传输之前进行处理，以使 CDR 更容易恢复。

除了使用某种调制（用于使 NRZ 频谱适应带通和/或与频率相关的传输介质）修改 NRZ 编码之外，NRZ 最常见的技术是

- 根据固定规则更改位，该规则会考虑每个位以及有限数量的前面位，称为 加扰

- 编码，将原始比特流的比特率提高一定百分比，可以是

- FEC，或

- 线码。

以下表格列出了最重要的线码

代码	最大行程长度	转换密度	说明
经典的旧 SONET 系统	80 个比特时间间隔	平均 50%	帧位和有效载荷加扰
64/66	65 个比特时间间隔	平均 50%	2 个帧位和有效载荷加扰；1900 年 @ 10 Gbps
8B10B	5 个比特时间间隔	最小 30%，最大 80%	运行差异最大 2

粗略估计，行程长度可能影响 CDR 的闭环性能，其比例与其值乘以：1 / (f_p - f_fr )。

取决于特定的 CDR 实现，抖动产生可能是性能受到影响最大的，或者抖动传输，或者抖动容限。

在任何情况下，为所考虑的应用程序指定的 D_T 的最小值和最大值都会显着影响 CDR 的设计和测试。

实践中必须容忍的最坏情况下的最大行程长度是 SDH 系统中的 72 CID（连续相同数字），^[5] 或与光链路中不超过 72 CID 的内容相当。^[6] 几个重复的 72 CID 块，由一个或几个相反极性的数字隔开，不太可能发生，但有可能。

因此，CDR 通常被指定、设计和表征，以便即使输入相位信息在大量线路脉冲周期（数百甚至几千）内消失，也能保持锁相。